EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

56119986

PUBLICATION DATE

19-09-81

APPLICATION DATE

28-02-80

APPLICATION NUMBER

55024340

APPLICANT: FUJITSU LTD;

INVENTOR :


SASAKI NOBUO;


INT.CL.


G11C 11/34 H01L 27/10 H01L 29/78

TITLE

CHARGE PUMPING MEMORY







ABSTRACT :

PURPOSE: To decrease area per cell and make possible higher integration by performing all of the separation between memory cells using a bit line commonly by p-n junctions.

CONSTITUTION: A deep (n') type region 20 for separation is formed at the center of a shallow n⁺ type region 12 connected to a power source line VCC and a deep n+ region 28 for separation reaching the surface of a substrate 2 is also provided right under the central part of the region 10 connected to a bit line BL. The region 28 is formed by same ion implantation process as that for the region 20. A source-drain region 10 connected to the bit line of adjacent cells Q_2 , Q_3 is used commonly, and the contact hole 26 of the region 10 and the bit line BL is one, thus the cell area is decreased. When in operation the bit line BL is set at 0V and the word line WL2 at positive potential, a channel inversion layer is formed only on the surface of the p type region 4a of the cell Q2 and when gate voltage is turned off, the channel disappears and the charge in that channel is injected into the region 4a.

COPYRIGHT: (C)1981, JPO& Japio

BEST AVAILABLE COPY

BNSDOCID: <JP____356119986A_AJ_>

This Page Blank (uspto)

⑩ 日本国特許庁 (JP)

⑩特許出願公開

[®] 公開特許公報(A)

昭56—119986

SDInt. Cl.3 G 11 C 11/34 H 01 L 27/10 29/78 識別記号

庁内整理番号 6549-5B 7210-5F 6603--5 F

砂公開 昭和56年(1981)9月19日

発明の数 1 審査請求 未請求

(全 5 頁)

動チヤージポンピングメモリ

全)特

願 昭55-24340

22出

願 昭55(1980)2月28日

79発 明 者 佐々木伸夫 川崎市中原区上小田中1015番地 富士通株式会社内

仰出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青柳稔

1. 発明の名称

チャージポンピングメモリ

2.特許請求の範囲

絶縁基板上に成長させた一導電型の半導体層に 互いに分離された該一海電型の半導体領域を作り、 該半導体領域には反対導電型のソース、ドレイン 領域をまたこれらのソース、ドレイン領域間上に は絶縁ゲート電極を設けてなるチャージポンピン グメモリにおいて、眩ソース,ドレイン領域の中 火部を該絶縁基板表面に遂する深い層として前記 一導電型の半導体領域の相互分離を該反対導電型 ソース,ドレイン領域で行ない、そして該反対導 電型のソース、ドレイン領域を交互にビット線お よび電源線に接続し、また各絶縁グートをそれぞ れのワード線に接続してなることを特徴とする、 チャージポンピングメモリ。

3.発明の詳細を説明

本発明は、絶縁装板上に成長されフローティン ク状態の半導体層に電荷を注入してその拡板バイ

アス効果を利用する SOS-MOS FET 構造のチャ ー ジポンピング(CP)メモリ、特に高集積化可能な その素子構造に関する。

この種のCPメモリは従来は第1凶(a)のように、 サファイア落板2上にp型のシリコン半導体層4 をエピタキシャル成長させ、終篇4を複数のp型 領域4aに区分し、各領域4aに1ビットすつの メモリセルを構成させたものが知られている。凶 中、6はグート酸化膜、8は1寸型にドープされた 多結晶シリコンのゲート電極であり、各ゲート電 帳 8 は延長されて第 1 図(b)(c)のようにそれぞれり ード線WL1,WL2,WL1......として用いられる。 10,12は各セルのソースまたはドレインとなる n[†]型領域であり、領域10はビット線BL に接続 され、また飯娘12は隣接するセルで共用されて 第 1 凶(h)(c) に示すように催放線 Vcc に接続される (電源線 Vccを構成する)。14は第1層のPSG 眉、16はカバーPSG層であり、この間にアル ミニウムのピット練BLが介在する。

このCPメモりにおける各セルのピット皺に沿

2

特問昭56-119986(2)

う方向の分離は、領域10を分断してサファイア 基板2の表面に達するフィールド酸化膜18と、 領域12の中央部から同じく基板2の表面に避す る深いが型の不純物導入領域20とでをされる。 尚ワード線に沿う方向の分離は第 1 図(b)に斜線を 付して示すようにフィールド酸化膜でなされるが、 以下では特にピット線方向の分離を問題とする。 第1図(b)(c)はピット級BLに接続されるセルQ1. Qz,Qzの平面パターンおよび等価回路図であり、 BL'は隣接ビット線である。分離領域としてのフ ィールド酸化膜18と 計型領域20は第2図のよ うに形成される。 先ず(a) のようにサファイア基板 2上にp型シリコン半導体層 4を 0.6 μm 程度の厚 みにエピタキシャル成長させ、次いで(b)のように 半導体層 4 上に 500 Å のシリコン酸化膜 2 2、 1000 Å のシリコン盤化膜 2 4 を順次積層してと れをパターニングし、パターニングされた膜22, 2 4 をマスクに半導体層 4 の一部 4 b を半分ほど エッチングした後、選択酸化して、(c)のように基 板2 装面に達するフィールド酸化膜18を形成す

セルを形成した C P メモリを完成するが、 この形式では各 2 つのメモリセル間はフィールド酸化膜 1 8 で分離する必要があり、そしてこのフィールド酸化膜を挟んで並ぶ 2 つの n⁺型ソース, ドレイン領域 1 0, 1 0 上には該領域 1 0, 1 0 を共通のビット線 B L に接続する 2 つのコンタクトホール26.26 を あける必要がある。 このため、 第 1 図(b) のように最小線幅を 3 μm とした場合の 1 セル当りの 面積はワード級方向の分離領域の各半分を含めて 6 μm× 1 2 μm² = 7 2 μm² となる。

3

本発明はこのセル面積を縮少し得る集子構造の CPメモリを提供しようとするもので、 絶縁基板 上に成長させた一海電型の半導体層に互いに分離 された該一導電型の半導体領域を作り、 該半導体 領域には反対導電型のソース, ドレイン領域間上には絶縁が たこれらのソース, ドレイン領域間上には絶縁が 一ト電極を設けてなるチャージボンピングメモシ において、 該ソース, ドレイン領域の中央部を を 絶縁基板表面に達する深い層として前記一導電型 の半導体領域の相互分離を 該反列導電型ソース, る。なおこの図の18は領域4aをピット線方向である。なおこの図の18は領域4aを日間図(b) にの解析である。 第1回図(b) にの解析である。 第1回図(b) にの解析である。 第1回図(b) にの解析が はっていました 後半導体 は4数面を 整破 化化 で と 2・24を除去した 後半導体 は18・18 間のマイールド 酸 は 18・18 間のマイールド 酸 版 着 1 8・18 間のマイールド 酸 版 着 1 8・18 間のマイールド 酸 版 着 1 8・18 間のマイオン は 4 ~ 1 2 を 1 を 1 0 で 1 0

この後は第 1 図(a) のように、第 1 層の P S G 層 1 4 の形成、該層 1 4 を貫通するコンタクトホール 2 6 の形成、ピット線 B L となるアルミニウム 層の被潜、カバー P S G 層 1 6 の形成工程等を経て、フィールド酸化膜 1 8 間に 2 ピットのメモリ

ドレイン循域で行ない、そして該反対導電型のソ - ス. ドレイン領域を交互にピット線および電源 線に接続し、また各絶縁ゲートをそれぞれのワー ド殿に接続してなることを特徴とするが、以下図 面の実施例を姿照しながらこれを詳細に説明する。 第3図(a)~(c)は本発明の一実施例を示す断面凹、 平面図、および等価回路図で、第1図と同一部分 には同一記号が付してある。本発明のCPメモリ が第1図と異なる主な点は、ピット顧BL(他も 同様)を共通にする全てのメモリセルのp型領域 4 4 間の分離を全てサファイア基板 2 表面に到達 する探い rh型領域で行なうようにした点であるo 電源線 Vec に接続される役い o+型領域 1 2 の中央 化形成される架い分離用の 1寸型領域20は第1図 と同様であるが、本発明ではピット線BLに接続 される投い n⁺型鎖域 1 (1の中央部直下にも基板 2 殺面に達する深い分離別の a⁺型領域28を設けるo この n⁺型銀敏 2 8 は n⁺型領域 2 0 と同一のイオン 注入工程で形成され、第1図のフィールド酸化膜 18と同時に作用するが、絶縁物ではないので隣

5

接するセル Q2, Q2 間の n[†]型館域 1 0 を分断することはない。つまり 臓 接 セル Q2, Q2 の ピット線に接続されるソース・ドレイン領域は 共用される。 従って セル Q2, Q2 の ソース・ドレイン領域は 1 0 と ピット線 B L とのコンタクトホール 2 6 は 1 つつで済むので、 1 セル当りの寸法のうちワード線WL,,WL2 …………… に 行う 長さ(幅) 6 μm は 変らないが、 第1回のコンタクト ホール 2 6 の 1 つおよびその間に介在していた P S G 届 1 4 の 一部が不安となるのでピット線に沿う 長さは 9 μm に 被少する。 従って セル 面 横は 6 μm × 9 μm = 5 4 μm²と なり、第1回の 7 5 %に低減される。

尚、最近では最小線幅は 2 mm に低波可能であるが、 この場合は、 第 4 図のように 1 セル当りの寸法を幅 4 mm、 長さ 7.5 mmとし、 その面積を 3 0 mm に 統少することが可能である。 この図で 3 0 は幅 2 mm で 経方向に延びる電源線 Vcc (n 拡散領域)であり、第 3 図の 2 0 に相当する。 3 2 は多結晶シリコンのケート 電極 (ワート線)であり、同じく幅 2 mm で、電源線 3 0 との間際は 1.5 mm である。

以上述べたように本発明によれば、ビット線を 共通にするメモリセル間の分離を全て pn 接合に より行なうようにしたので、フィールド酸化膜に よる絶縁を必要とせず、またビット練とのコンタ クトホールを2個のメモリセルで共用でき、その

3 4 はコンタクトホール用マスクの窓であり、ワ ード移る2との間に2μmの間隔を殴いて該ワード 線と平行に延びる連続した幅2mmの開口である。 従ってこの窓34尺より形成されるコンタクトホ ールは第3図の26のように名ピット線BL,BL' …… 毎に独立したものでなく、ワード線に沿っ て連続する。勿論ビット線36間に位置する窓 3 4 の部分 3 4 a は本来不要であるが、これはあっ ても別に支障はなく、しかもこのようにすると忽 3 4 のワード線方向の位置ずれによらすソース。 ドレイン領域と交叉する部分34bは、副 2/m の該 n⁺型ソース, ドレイン領域10(第3図)上に磁 実に2μm×2μmのコンタクトホールを形成するの で、位置合わせが容易に、かつ可及的に大きなコ ンタクトホールが形成される利点がある。この機 造のCPメモリの1セルは4 Mm×7.5 mm の微小区 画に収容される。

C P メモリの動作は脱知の通りで、例えば第3四でピット線 B L およびワード線 WL: を選択して、ワード線 WL: に正述圧を印加し、ピット線 B L の

分1セル当りの面積を低減できる利点がある。尚、 実施例ではnチャネル型のCPメモリを例示したが、pチャネル型でも国様に実施できることは明 らかである。


4. 図面の簡単を説明


第1図(a)~(c)は従来のCPメモリの一例を示す断面図、平面図および等価固路図、第2図(a)~(f)は第1図のCPメモリの製造工程を示す断面図、第3図(a)~(c)は本発明の一度施例を示す断面図、平面図および等価回路図、第4図は最小融幅2μm時のレイアウトを示す説明図である。

図中、2はサファイア基板、4はp型シリコン 半導体層、4mは分離されたp型領域、6はゲート酸化膜、8はゲート電極、10.12は or型のソース・ドレイン領域、20.28は分離用の or型不 純物婦人領域、26はコンククトホール、BL.BL はビット線、Vcc は電源段、WL, ~ WL, はワード 線である。


> 出 頗 人 寓 士 適 保 式 会 社 代理人并理士 背 柳 伊


> > 10







第 3 図







第 4 図



This Page Blank (uspto)